来源：光学追光者  

2024年ECTC会议Cisco推出基于扇出技术的先进封装，集成PIC和EIC。目前基于CPO有多种方案，wire bonding技术限制整体封装密度和集成水平，并且会引入寄生电容和电感，降低信号完整性，限制数据传输速率;多芯片flip chip方案会引入额外的传输路径，增加延时；

思科提出扇出封装[fanout package on package]方案为单个封装中集成多芯片，缩短EIC和PIC之间连线。EIC上下存在再分布层RDL，用于电路由完成EIC到PIC、TIA以及光电探测器的连线，RDL层为窄pitch和小线宽的铜连接设计，相比于硅光子金属层互联具有更短路由距离，更低红外压降以及更强的信号隔离功能。

上图为4个800G EIC和1 3.2T PIC的封装顶视图，达到3.2Tb总带宽，EIC互联使用RDL层，PIC bump倒贴在FPOP上，使用边缘耦合FAU光学封装，EIC通过RDL连接到PIC bump上，EIC周围和中间的高的铜柱将顶部RDL和底部RDL连接到一起。

为了保持封装的应力和翘曲平衡，光学引擎倒贴在有机基板上，最大减少基板和FPOP之间热膨胀系数差异。

上图为24通道FAU封装后光引擎模块，每通道光损耗<1.5dB.2024 OFC上演示了集成8X光学引擎的25.6T CPO光学开关系统，使用外部可插拔光源，实现25%功耗的下降。

[1]Prasad A, Muzio C, Ton P, et al. Advanced 3D Packaging of 3.2 Tbs Optical Engine for Co-packaged Optics (CPO) in Hyperscale Data Center Networks[C]//2024 IEEE 74th Electronic Components and Technology Conference (ECTC). IEEE, 2024: 101-106.

【近期会议】

10月30-31日，由宽禁带半导体国家工程研究中心主办的“化合物半导体先进技术及应用大会”将首次与大家在江苏·常州相见，邀您齐聚常州新城希尔顿酒店，解耦产业链市场布局！https://w.lwc.cn/s/uueAru

11月28-29日，“第二届半导体先进封测产业技术创新大会”将再次与各位相见于厦门，秉承“延续去年，创新今年”的思想，仍将由云天半导体与厦门大学联合主办，雅时国际商讯承办，邀您齐聚厦门·海沧融信华邑酒店共探行业发展！诚邀您报名参会：https://w.lwc.cn/s/n6FFne