来源：逍遥科技

简介

随着先进制程节点线宽微缩速度放缓，以及新电晶体架构（如GAA）的引入，半导体行业面临着新的挑战。为了在不牺牲性能的前提下持续提高晶体管密度，Design Technology Co-Optimization（DTCO，设计与制程协同优化）技术逐渐成为关键。 

DTCO：先进制程中的新宠DTCO通过优化芯片内部的走线排列和三维结构，在不缩小线宽的情况下提高晶体管密度。这种方法在当今先进制程中扮演着越来越重要的角色。台积电的数据显示，在3nm制程中，DTCO对晶体管密度提升的贡献率已超过50%，与线宽微缩并驾齐驱。

台积电DTCO技术实例解析台积电在FinFET制程中成功应用了多种DTCO技术，以下两个例子可以帮助我们更直观地理解DTCO的原理：

• Fin Depopulation（鳍片减少）：通过减少每个单元中的Fin（鳍片）数量，降低单元高度，从而提高晶体管密度。然而，Fin数量的减少会影响性能，因此需要在设计时权衡取舍，这也是DTCO中“协同优化”的体现。

• Single Diffusion Break（单一扩散隔离）：传统设计中，相邻单元之间各自拥有独立的边缘（Double Diffusion      Break），导致单元宽度较大。通过共享边缘（Single Diffusion Break），可以减少单元宽度，从而提高晶体管密度。

除了上述两种技术，台积电还采用了多种DTCO方法，并成功地将N3 HPC的性能提升了12%，这充分证明了DTCO在不依赖线宽微缩的情况下提升性能的潜力。 

后摩尔时代的系统级优化DTCO只是半导体行业在后摩尔时代进行系统级优化的一个缩影。为了提升芯片性能和算力，整个行业都在积极探索各种优化途径，包括：

• 存储器优化：提高存储器带宽和容量，减少数据访问延迟。

• 芯片架构优化：采用更先进的架构设计，提高并行处理能力和能效。

• 先进封装技术：通过Chiplet、2.5D/3D封装等技术，实现芯片间的高速互连和异构集成。

当然，EUV光刻等线宽微缩技术仍然非常重要，但系统级优化已成为提高芯片性能的主流趋势。通过识别系统瓶颈并各个击破，半导体行业可以实现整体性能的显著提升。
展望未来：芯片技术发展新趋势随着DTCO等技术的不断发展，芯片设计和制造的界限将越来越模糊。未来的芯片设计将更注重与制造工艺的协同优化，以实现性能、功耗和成本的最佳平衡。同时，系统级优化也将成为芯片技术发展的重要方向，包括：

• IC设计思维的转变：从单纯追求晶体管密度转向更全面的系统级性能优化。

• System Scaling：通过软硬件协同设计，实现系统级的性能扩展。

• 芯片系统重构：利用先进封装技术，构建更灵活、可扩展的芯片系统。

结语在后摩尔时代，DTCO等系统级优化技术将成为推动半导体行业持续发展的重要动力。深入了解这些技术，有助于我们把握芯片技术发展的新趋势，迎接未来的挑战。

【近期会议】7月31日14:00，CHIP China 晶芯研讨会即将组织举办主题为“先进半导体量测与检测技术进展与应用”的线上会议。诚邀您上线参会交流答疑，推动先进半导体量测与检测技术的交流与碰撞，欢迎报名：https://w.lwc.cn/s/fuQBbu

【2024全年计划】隶属于ACT雅时国际商讯旗下的两本优秀杂志：《化合物半导体》＆《半导体芯科技》2024年研讨会全年计划已出。线上线下，共谋行业发展、产业进步！商机合作一览无余，欢迎您点击获取！//www.xuanmaijia.com/seminar/