来源：IMEC

设计探路PDK降低了学术界和工业界接触最先进半导体技术的门槛

在2024年IEEE国际固态电路会议 (ISSCC) 上，世界领先的纳米电子和数字技术研究与创新中心imec推出了其开放式工艺设计套件 (PDK)，并通过EUROPRACTICE提供的相应培训计划 。PDK将支持IMEC N2技术中的虚拟数字设计，包括背面供电网络。PDK将嵌入EDA工具套件中，例如来自Cadence Design Systems和Synopsys的工具套件，为设计探路、系统研究和培训提供对广泛的高级节点访问。这将为学术界和工业界提供培训未来半导体专家的工具，并使工业界能够通过有意义的设计探路将其产品转变为下一代技术。

晶圆代工PDK使芯片设计人员能够访问经过测试和验证的组件库，以提供功能齐全且可靠的设计。一旦技术达到可制造性的关键水平，这些通常就可供生态系统使用。然而，准入限制和保密协议的需要为学术界和工业界在开发过程中获取先进技术节点设置了很高的门槛。使用imec N2 PDK将有助于学术界和商业公司。” Logic Technologies副总裁Julien Ryckaert 说道：“如果我们想吸引新一代芯片设计人员，我们必须让他们尽早接触到在最先进技术节点上发展设计技能所需的基础设施。随附的培训课程将使这些设计人员尽快掌握最新技术，例如纳米片器件和晶圆背面技术。设计探路PDK还将帮助公司将其设计过渡到未来的技术节点，并预防其产品的扩展瓶颈。

设计探路PDK包含基于一组数字标准单元库和SRAM IP宏的数字设计所需的基础设施。未来，设计探路PDK平台将扩展到更高级的节点（例如A14）。该培训计划将于第二季度初开始，告知订阅者N2技术节点的特性，并提供使用Cadence和Synopsys EDA软件的数字设计平台的实践培训。

Synopsys技术战略与战略合作伙伴副总裁Brandon Wang表示：“培养一支具备开发转型产品所需技术的工程人员队伍对于半导体行业至关重要。Imec的设计探路PDK是一个很好的例子，展现了行业合作伙伴关系为当前和下一代设计师拓宽先进工艺技术获取途径的方法，从而加速他们的半导体创新。我们与imec合作为其N2 PDK提供经过认证的、人工智能驱动的EDA数字设计工艺，使设计团队能够使用基于PDK的虚拟设计环境进行原型设计并加速向下一代技术的过渡。”

Cadence学术网络副总裁Yoon Kim表示：“Cadence致力于与大学和研究机构合作，推动创新并支持纳米和微电子行业的劳动力发展。Cadence和imec在多个项目上有着长期的成功合作，新的imec设计探路PDK代表了培训下一代芯片设计人员的一个重要的新里程碑。Imec使用Cadence业界领先的AI驱动的数字和自定义/模拟全工艺中的所有工具来创建和验证Open PDK，确保学术界和行业合作伙伴能够在最先进的节点访问完整的Cadence流程，使他们能够无缝地过渡到下一代设计。”

设计探路PDK允许采用2nm环绕栅极(GAA)技术（包括背面连接）进行数字设计。

原文链接：

https://www.imec-int.com/en/press/imec-launches-first-design-pathfinding-process-design-kit-n2-node

【2024全年计划】隶属于ACT雅时国际商讯旗下的两本优秀杂志：《化合物半导体》＆《半导体芯科技》2024年研讨会全年计划已出。线上线下，共谋行业发展、产业进步！商机合作一览无余，欢迎您获取！//www.xuanmaijia.com/seminar

【近期会议】

2024年3月29日14:00，雅时国际商讯联合Park原子力显微镜、蔡司、九峰山实验室即将举办“缺陷检测半导体材料和器件研发和生产的利器”专题会议，助力我国宽禁带半导体行业的快速健康发展！诚邀您参与交流：https://w.lwc.cn/s/IJnYR3