Cadence 推出新版 Palladium Z2 应用，率先支持四态硬件仿真和混合信号建模技术来加速 SoC 验证
2024/1/23 11:51:28
内容提要
· 四态硬件仿真应用可加速需要 X 态传播的仿真任务
· 实数建模应用可加速混合信号设计软件仿真
· 动态功耗分析应用可将复杂 SoC 的功耗分析任务加快 5 倍
中国上海，2024 年 1 月 22 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出一套新的应用，可显著增强旗舰产品 Palladium® Z2 Enterprise Emulation System 的功能。这些针对特定领域的应用可帮助客户管理不断增加的系统设计复杂性，提高系统级精度，并可加速低功耗验证，尤其适用于一些先进的芯片领域，如人工智能和机器学习（AI/ML）、超大规模和移动通信。
当今的设计变得越来越复杂，客户需要一流的容量、性能和调试效率来满足产品上市时间要求。新推出的 Cadence® 应用和更新提供了业界领先的性能和功能，有助于轻松应对这些日益增长的挑战。新增的增强型 Palladium 应用包括：
· 四态硬件仿真应用：业界首创的四态硬件仿真功能可加速需要 X 态传播的仿真任务，例如对具有多个开关电源域的复杂 SoC 进行低功耗验证。
· 实数建模应用：业内首个实数模型硬件仿真功能，可加速混合信号设计的仿真。
· 动态功耗分析应用：新一代大规模并行架构，可对复杂的 SoC 进行数十亿逻辑门、百万时钟周期的功耗分析，速度比之前的版本快 5 倍。
“为了跟上当今先进的 SoC 设计要求，客户需要一种能够提供高性能的硬件仿真解决方案，同时它还要具备快速和可预测的编译能力以及强大的调试能力，”Cadence 硬件系统验证研发部副总裁 Dhiraj Goswami 表示，“随着我们推出这些新的 Palladium 应用，客户可以加速其 X 态传播以及混合信号的硬件仿真，这在业界尚属首次。”
Palladium Z2 硬件仿真系统是更广泛的 Cadence Verification Suite 验证套件的一部分，支持公司的智能系统设计（Intelligent System Design™）战略，旨在实现卓越的 SoC 设计。有关新发布的增强型 Palladium Z2 应用更多信息，请访问 www.cadence.com/go/palladiumapps。
声明：本网站部分文章转载自网络，转发仅为更大范围传播。 转载文章版权归原作者所有，如有异议，请联系我们修改或删除。联系邮箱：viviz@actintl.com.hk， 电话：0755-25988573
