未来之路

英特尔的路线图是基于无与伦比的制程技术创新底蕴制定而成。结合世界先进的研发流程，英特尔推出过诸多深刻影响了半导体生态的行业首创技术，如应变硅、高 K 金属栅极和 3D FinFET 晶体管等。

如今，英特尔延续这一传统，在全新的创新高度上制定路线图，其中不仅包括深层次的晶体管级增强，还将创新延伸至互连和标准单元级。英特尔已加快创新步伐，以加强每年制程工艺提升的节奏。

内在创新

以下是英特尔制程技术路线图、实现每个节点的创新技术以及新节点命名的详细信息：

Intel 7（此前称之为 10 纳米 Enhanced SuperFin ）

通过 FinFET 晶体管优化，每瓦性能1 比英特尔 10 纳米 SuperFin 提升约 10% – 15%，优化方面包括更高应变性能、更低电阻的材料、新型高密度蚀刻技术、流线型结构，以及更高的金属堆栈实现布线优化。Intel 7 将在这些产品中亮相：于 2021 年推出的面向客户端的 Alder Lake，以及预计将于 2022 年第一季度投产的面向数据中心的 Sapphire Rapids。

Intel 4（此前称之为 Intel 7 纳米）

与 Intel 7 相比，Intel 4 的每瓦性能1 提高了约 20% ，它是首个完全采用 EUV 光刻技术的英特尔 FinFET 节点，EUV 采用高度复杂的透镜和反射镜光学系统，将 13.5 纳米波长的光对焦，从而在硅片上刻印极微小的图样。相较于之前使用波长为 193 纳米的光源的技术，这是巨大的进步。Intel 4 将于 2022 年下半年投产，2023 年出货，产品包括面向客户端的 Meteor Lake 和面向数据中心的 Granite Rapids。

Intel 3

Intel 3 将继续获益于 FinFET，较之 Intel 4，Intel 3 将在每瓦性能1上实现约 18% 的提升。这是一个比通常的标准全节点改进水平更高的晶体管性能提升。Intel 3 实现了更高密度、更高性能的库；提高了内在驱动电流；通过减少通孔电阻，优化了互连金属堆栈；与 Intel 4 相比，Intel 3 在更多工序中增加了 EUV 的使用。Intel 3 将于 2023 年下半年开始生产相关产品。

Intel 20A

PowerVia 和 RibbonFET 这两项突破性技术开启了埃米时代。PowerVia 是英特尔独有、业界首个背面电能传输网络，它消除晶圆正面的供电布线需求，优化信号布线，同时减少下垂和降低干扰。RibbonFET 是英特尔研发的 Gate All Around 晶体管，是公司自 2011 年率先推出 FinFET 以来的首个全新晶体管架构，提供更快的晶体管开关速度，同时以更小的占用空间实现与多鳍结构相同的驱动电流。Intel 20A 预计将在 2024 年推出。

命名含义

“摩尔定律仍在持续生效。对于未来十年走向超越‘1 纳米’节点的创新，英特尔有着一条清晰的路径。我想说，在穷尽元素周期表之前，摩尔定律都不会失效，英特尔将持续利用硅的神奇力量不断推进创新。”

– 帕特∙基辛格，英特尔公司 CEO

数十年来，制程工艺“节点”的名称与晶体管的栅极长度相对应。虽然业界多年前不再遵守这种命名法，但英特尔一直沿用这种历史模式，即使用反映尺寸单位（如纳米）的递减数字来为节点命名。

如今，整个行业使用着各不相同的制程节点命名和编号方案，这些多样的方案既不再指代任何具体的度量方法，也无法全面展现如何实现能效和性能的最佳平衡。

在披露制程工艺路线图时，英特尔引入了基于关键技术参数——包括性能、功耗和面积等的新命名体系。从上一个节点到下一个节点命名的数字递减，反映了对这些关键参数改进的整体评估。2

随着行业越来越接近“1 纳米”节点，英特尔改变命名方式，以更好地反映全新的创新时代。具体而言，在 Intel 3 之后的下一个节点将被命名为 Intel 20A，这一命名反映了向新时代的过渡，即工程师在原子水平上制造器件和材料的时代——半导体的埃米时代。

更新后的命名体系将创建一个清晰而有意义的框架，来帮助行业和客户对整个行业的制程节点演进有更准确的认知，进而做出更明智的决策。随着英特尔代工服务（IFS）的推出，让客户清晰了解情况比以往任何时候都显得更加重要。

1 基于内部估计；结果可能会有变化。

2 英特尔的节点编号不代表晶体管或结构上任何实际的物理属性的尺寸。它们也无法精确确定性能、功率或面积的具体改进水平，从上一个节点编号到下一个节点编号的减少幅度不一定与一个或多个参数的改进水平成比例。过去，英特尔新的节点命名中的数字仅基于面积／密度的改进；现在，节点编号通常反映了对关键参数改进的整体评估，并且可能基于性能、功耗、面积或其他重要因素中的一个或多个参数的改进，而不一定仅仅基于面积/密度的改进。