文章来源：《半导体芯科技》(SiSC) 2020-12/ 2021-1 issue

半导体制造业犹如两架奔向不同方向的马车。一条是遵循摩尔定律走先进工艺路线，以CPU、逻辑、存储等高端芯片为主，为增强信息处理能力而提升芯片的集成能力。另一条是超越摩尔定律走特色工艺路线，芯片种类变得多样化，关注如何增加人与环境的互动，如模拟/射频、光电、功率、传感、生物等。新兴应用要求业界开发出高端芯片及配套的先进封装技术，因此更高密度的三维集成封装技术成为封测厂的优先选项。

作者：贺贵鸿/MH编辑校对

2021年1月21日，SiSC 第二届“晶芯”在线研讨会顺利召开，会议围绕“先进封装技术的发展趋势和应用挑战”这个主题，我们荣幸地邀请到四名业内专家演讲助阵，他们分别是华天科技昆山公司封装技术研究院院长马书英博士、SUSS MicroTec总经理龚里博士、浙芯集成电路（浙江）有限公司总经理张黎博士、以及深圳市创新投资集团有限公司高级研究员史小梅博士。四位专家准备的演讲内容丰富、数据详实，非常具有参考价值；因此吸引了诸多听众上线听讲，大家获益匪浅。

IC产业现状

尽管全球受到新冠疫情的影响，2020年全球集成电路行业力改颓势、成为全球经济的亮点。尽管全球经济下滑2%左右，但IC的出货量预计有6%的增长。原因很明显，人们减少外出给家庭办公、家庭互联网创造了业务机会，于是数据中心、笔记本、桌面电脑、5G智能手机、游戏机等需要大数据处理及功能连接的IC业务大有作为。

从SIA数据可以看出，2017年和2018年IC行业的季度出货量表现很正常，即Q1/2/3呈上升态势、Q4略微下滑、周而复始；2019年基于5G技术未来可期使得四个季度都处于上升阶段，2020年又恢复到常态，甚至Q4的IC出货量逐年上升。这意味着，疫情并未给IC产业造成实质的影响、只不过结构性调整（图1）。综合最新的报告，截止到2020年年底，半导体行业已从周期性的低迷中恢复；与此同时，芯片短缺状况已经从汽车行业蔓延到智能手机和其他电子设备领域。

浙芯张博士在题为《扇出型封装技术及工艺》的报告开端就此给出了预警。由于天气转冷疫情又出现反复，2021年的经济还存在着不确定因素，站在企业经营的角度，值得大家重视。

终端应用驱动封装技术

随着智能化与信息化的到来，整个IC市场的应用领域变得多元化和碎片化，如AI、IoT、5G将引领未来的应用。我们可以预测，三者经过任意结合后将会构成一个超级互联网，将成为自动驾驶 、工业4.0、智慧医疗、智能安防等市场的引擎。

那么封装行业该如何满足上述要求？昆山华天马博士在题为《先进封装之晶圆级封装》的报告中详细展示了应用驱动封装技术的历史。首先在PC时代，当时的电子产品主要采用BGA、W/B、2D MCM封装。迈入智能手机时代，封装进入系统领域，包括系统级封装（SiP, FOSiP）以及叠层封装（FOPLP-POP, I-POP, POP）封装；其中，智能手机中SiP封装的份额在逐年上升。然而，我们正在迎接的AI/HPC时代，其显著特点是要实现高密度、高带宽的互联，所以业内普遍认为高集成度封装是未来封装技术的发展方向，包括同质或异构型3D SiP，以及基于RDL或硅的2.5D封装（图2）。这个趋势也是其他几位演讲嘉宾所认可的。

长袖善舞的Fan-Out

先进封装是会议的主题。浙芯张博士先从封装的分类开始娓娓道来。他认为封装就是个搭积木的过程。按照结构划分，有2D与3D封装之分；另外还有基板（Lead Frame、塑料、陶瓷等）和无基板（WLCSP, WLFO等）之分。具体而言，基本类有WB BGA, WB CSP, FC BGA, FC CSP等。高阶的封装如2.5D interposer、3D最终脱离不了基板，TSV针对硅基板，另外还有形式多样的玻璃、陶瓷和mold compound等介质材料（TXV）；因是腕带、智慧手表等便携式消费类电子产品越来越多，其中的电源模组和射频模组采用SiP方式，因此SiP封装将保持增量市场。而bumping, Pillars, TSV, bumpless, embedded等都是一些基本的互连方式。

扇出型封装（Fan-Out, 简称FO）的概念起源于设计领域，就是把线路部署出去。广义的FO是除WLCSP（芯片与封装尺寸为1:1）之外所有的封装形式；按照这个定义来划分，像QFN、基板封装的BGA、倒装芯片（Flip-Chip, 简称FC）等，都应该归属于FO。现在大家常说的FO封装是特指的狭义FO，封装结构中没有基板，但是芯片面积要小于封装面积，比例视具体应用而定。

Yole Développement曾对狭义FO做过阐述：2010年在英特尔与英飞凌eWLB工艺的驱动下FO开始实现量产，产量小但增速较快；2012~2015年为过渡期，在发展初期业内因FO相对基板封装的成本较大而引发争议；自2016年起才开始实现快速增长，InFO是主要助力之一。

自从台积电的InFO FOWLP（集成扇出型晶圆级封装）解决方案被用于iPhone的A10/A11处理器的封装，FO封装引起了市场的广泛关注。应用范围已经从移动智能终端逐渐蔓延至物联网、汽车电子、数据中心和医疗电子等领域。就应用领域而言，FO具有最大的兼容性，与现有封装技术在每个领域都可形成可选择方案。不同应用产生不同的需求对应不同的封装特征，如密度和尺寸。总之，在后续发展中FO的产业规模将会越来越大并且产业接受度会不断攀升。

FO的多样化与技术本身的灵活性有关，当然FO的发展史（授权、研发、企业并购）也是原因之一。最早的FO包括eWLB以及RCP（Freescale与NXP合作），2009年日月光、长电/星科金朋及Nanium被授权使用eWLB，RCP授权给韩国公司NEPES，Deca采用die-up方式做M-Series扇出封装。到了2014年，台积电瞄准高端AP推出InFO，日月光FOPOP亦是为了部分替代2.5D封装。总之，FO变种较多，既可兼容传统的封装方式（低至几个引脚），也可面向高端高密度应用（图3）。

反观电子产品的走向，小型化、低功耗、高性能、高集成成为主流。这要求封装体的集成度更高，具体表现为：1）SiP转换为FO-SiP方式；2）先前采用单颗封装的芯片可以从MCM转换到FO-MCM。

谈到FO的技术优势，张博士认为FO其实是一个再布线的过程，其设计灵活性，可实现芯片与基板（包括PCB板）、芯片与芯片间的互连；此外，在对比FO封装与现有封装技术成本时，系统测算应包括晶圆制造、封装和测试的总成本，不能只考虑封装部分成本。与WLCSP相比，两者优点雷同：1）连线短有利于电信号、功耗以及射频；2）无基板模式可减小封装尺寸。在电性能方面，eWLB（FO）的导电性能（高频/直流及电感）完胜传统BGA；在封装热阻方面，FO相对BGA热阻更小散热更快，当然热阻性能提升也与封装尺寸有关。在MCM结构中，在晶圆或者Panel平台上FO工艺可以将芯片间距压缩到最小，有助于提升芯片间互连性能。从供应链角度来看，传统基板类封装需要在FAB、多个OSAT之间辗转往复，而FOWLP只需从FAB直接到OSAT，更易形成一站式服务，因此FO有更短的物流供应链和交期。

典型的FO技术

由于直播会议得到很多业内的老朋友的关注，张博士开宗明义，言明此次演讲主要与同仁分享对FO技术的看法，寻找机会在一些工艺上做进一步研究和探索，包括国内的一些材料厂商和设备厂商，有可能在哪些方面获得突破的机会。

以业内出货量最大、面向中低引脚应用的FO封装形式eWLB来举例，张博士详细剖析eWLB工艺中遇到的问题并解释每个工艺步骤前后可能影响的因素，有可能源自工艺材料，也可能来自机理及工艺本身，从Carrier、贴片、Molding、RDL、PVD，可研究和提升的空间很多（图4）。概括下来，张博士认为eWLB存在的挑战和研究价值可能包括这几点：TRF的选择及特性、TRF Residual去除方案、贴装对位及贴装后芯片位置精准测量、Multi-die贴装对位、molding后芯片偏移的原理（Carrier/TRF/EMC…）、Molding翘曲控制设计及优化、介电层（Repassivation）与EMC兼容工艺、重构晶圆工艺过程翘曲控制、PVD中的Degas等。之后，就FO几种典型的FO封装技术都做了详细的分解，包括Face up型（eSiFO、M-Serial、InFO）以及Die-last FO应用。

作为整条产业链相对薄弱环节，国产设备厂商备受产业关注；最近1~2年，受国际政治形势影响，国产化的呼声很高。通过对bumping、WLCSP、WLFO、TSV以及晶圆测试五个环节的归纳总结，我们可以看到：1）bumping和TSV技术的国产化推进较为突出，2）WLCSP、FO以及晶圆测试尚有较大空间待突破（图5）。

OSAT创新之动力

随着IDM、FAB、OSAT、模组厂、以及正在开发埋入式工艺的基板厂商和PCB厂商纷纷进入先进封装领域，封装行业成为整条半导体产业链关注的重点。通过投入大量的人力物力，2018~2024年传统封装与先进封装分别以2.4%及8.2%的CAGR增速发展，到2024年两者有望平分秋色。

随着智能手机逐渐称霸市场，WLP在其中的份额日渐提升。WLP一般被定义为直接在晶圆上进行大多数或全部的封装制程，传统的WLP封装具有较小的封装尺寸及电性能，大多用于I/O数较少的消费类IC（Fan-in）；然而智能手机以及更多的中高端应用打破了这种桎梏，为了解决信号输出及I/O数受限的问题，WLP与Fan-Out结合起来使用，并通过RDL、bumping等技术实现互连。因此，WLP已成为封装中一个关键的技术平台。

昆山华天马博士认为，WLP之所以得到广泛使用，与其自身的特点分不开。首先是成本优势，由于封装尺寸接近于1:1，封装体积小因而成本较低，且WLP封装器件采用晶圆测试而非单颗测试，因此测试成本大大降低。再者，电性能表现良好，主要是互连距离更短，无需打线以及借助倒装（Flip-Chip, 简称FC）来提高电信号的传输性能。在散热性方面，WLP主要采用塑封制程，这点适用于功率芯片，热管理性能有保障。最后，WLP结合TSV技术之后很容易实现三维异质集成，包括SiP, 3D和IPD。

在昆山的三大厂区中，2#厂房在2016年兴建，先有bumping线后建WLP，目前可实现bumping月产能4~5万片；bumping线于2020年成为全球首家实现全自动化天车生产的OSAT。5#厂房主营业务8寸TSV，月产能2.5万片。6#厂房是在1月6日搬迁，投资20亿元新建的一个汽车电子封装线，主要做12寸车载图像传感器以及FC，计划月产能3万片，预计2021年开始生产3D WLP。马博士自豪的说，“华天昆山几乎囊括了所有的先进封装线（图6）”。

TSV是昆山华天产量最大的产线，最初生产8寸CIS，后再扩建12寸线，针对不同的晶圆开发不同的封装结构，如针对最早的FSI开发激光打孔做MVP封装，针对Stacked BSI开发直孔封装技术，针对Triple Stack BSI开发no cavity技术，等等。在开发TSV工艺的过程中产生一些平台性技术，包括12寸晶圆级减薄工艺（60µm）、TSV刻孔技术（宽30µm深150µm，深宽比10:1的通孔正在开发中）、低温PECVD（解决过程中的填充、膜干裂及应力问题）；针对超薄芯片及三维堆叠芯片开发激光临时键合技术，包括de-bonding技术。

华天拥有知识产权的eSiFO扇出型封装有别于eWLB，采用硅基技术、超薄封装（150µm），适用于多芯片的集成（目前最多做到5个不同且较小尺寸、不同来源以及不能功能的芯片）。对大尺寸eSiFO研究表现为良率管控及可靠性难度增大，因此华天做了测试单元来验证其可靠性（包括Daisy Chain、Gap上端、漏电流以及Kelvin测试单元），已有9x9mm, 20x20mm及30x40mm三种样本。

硅基板相对molding compound的翘曲更好把控，12寸硅基扇出晶圆翘曲可以控制在2mm以内。另外与eWLB相比散热性能好；制程简单、成本较低，无需临时键合以及WL-molding（须另外投资产线）。最后采用的回收硅片（挖空埋入die做标准WLP制程）更是大大节省原料成本，硅基与华天现有产线不发生交叉污染。eSiFO技术与异质集成、再结合华天TSV技术很容易实现第三代半导体器件的三维堆叠集成。目前，eSiFO蚀刻的均匀性可控制在10μm以内、最小线宽线间距可做到10/10μm，重构晶圆之后的工艺与bumping与WLP保持一致了，贴片精度可控制在5µm以内。

因此，我们在探索全球封测厂的创新动力之源的时候，离不开这两点，即市场多元化发展、以及延续半导体业界摩尔定律之荣光！

全球领先的混合键合/解键合技术

SUSS作为全球领先的半导体设备厂商，可提供光刻、涂胶、显影、键合以及掩膜清洗设备。与前两位专家的着重点不同，SUSS龚博士在题为《适用异质三维封装混合键合工艺》的报告中，更多地描述混合键合工艺并介绍键合机的功能。在先进封装领域，系统级封装需要用到基于不同工艺和材料产出的芯片，使得3D及3D异构封装（如3D-SIC及3D-SOC）市场未来可期，混合键合又是3D封装的一种非常重要的方法。3D封装通过使用各种方法将芯片堆叠在一起，有利于提高芯片系统的速度、性能以及降低工艺成本。

什么是混合键合？由于每次键合耗费时间很长，将Si-Si键合与Cu-Cu键合放在一起，无论是预键合还是最终放入烤炉（Oven）及退火，两种工艺都可以同时同地进行，大大节省整体工艺时间。

如何实现三维封装的混合键合工艺？龚博士认为，对Si-Si键合进行键合前处理，即去除硅片表面的有机和无机沾污，对Si表面做平整（控制在0.5nm以内）、去除颗粒（Si-Si之间的1µm颗粒最终会形成1cm的空洞）。预键合的时间较短，因此可以将Si-Si和Cu-Cu键合放在一起做，然后同时进行烘烤（baking），上百对晶圆一起作业。

D2W及W2W键合的主要市场包括BI CMOS图像传感器、3D NAND及DRAM、MEMS等。考虑到Si-Si与Cu-Cu的热膨胀系数不同，在相同温度下（预键合时的温度范围须控制在0.1℃）烘烤，Cu-Cu的延展相对较大。需要将原始的Cu稍稍腐蚀（Dishing），这对工艺的控制能力要求很高。

混合键合对于线宽和精度的要求越来越低，Cu-Cu键合节距可以做到3µm，铜柱的直径在1~1.5µm。选择性D2W被认为是未来最有前景的一种三维混合封装形式，尺寸最小、电性能最好（图7）。简单地说，就是提前挑拣出已知合格芯片（KGD）统一转移至载片（carrier wafer）上面——这个过程叫做Populated Carrier Preparation，将载片作为新的晶圆片与另一片晶圆按照标准工艺进行混合键合再剥离载片生成新的晶圆（上面附着3D IC成品或半成品）；整个流程包括几道基本的工艺，如表面处理（去颗粒、去沾污、平整）、等离子处理、亲水性处理、涂胶、键合、烘烤、退火、解键合、载片剥离、去残胶或粘贴剂，以及晶圆级die转移。这个过程可以重复很多次，直至最终实现三维堆叠。目前，D2W的die bond精度最高可达3µm；而W2W的对准精度要求越来越高，苏斯的目标是控制在0.1µm以内。

站在量产型设备的角度，苏斯XBS300设备的目标是将对准精度控制在40nm水平，而60~80nm的对准精度正是存储器所要求的。

XBS300混合键合设备采用模块化结构，包括等离子体模块PL300，XBA对准模块、AC300清洗模块、LF300键合腔体、MM300测量模块（检测对准精度、X/Y轴偏移、片子之间有无Viods、方向性等）以及TD300 Detach中心；baking功能则由其他厂商配套提供。

先进封装成为投行的目标

从全球视角来看半导体行业已经成熟，整体市场走向存量竞争的阶段。深创投史博士在《半导体产业投资新趋势》报告中指出，2019~2020年不仅是芯片行业的转折点，更是中国IC的崛起机遇。

中国的集成电路市场规模连续三年居于全球首位，长期保持两位数增长，2019年销售达7591.3亿元，比上年增长16.2%，产业起步晚但增速快。我国IC产品集中在低端领域，仍面临缺芯困扰；这点可以从中国海关总署提供的数据可以得出结论，2019年尽管国内产业规模不断扩大，集成电路进出口差额持续拉大，国产芯片的自给率仅10%。

随着去年10大项目的陆续暴雷，政府对于上马大项目尤其是IC制造等占地广、能源消耗大、重资产比重高、耗时长的项目审核将会变得更加谨慎；反之未来地方政府倾向于扶植本地的一些较成熟的企业。

随着国内几家头部半导体设备厂商的陆续上市，史博士认为未来深创投将更加关注设备的子系统、关键零部件等。再者，由于先进封装采用的工艺脱胎于晶圆厂，无论是设备还是材料都有其传承性。因此，关注先进封装的设备及原材料也是个不错的选择。

史博士通篇以大量详实的数据、图表并加以分析，启发听众换个角度来观察和思考当下高烧不退的行业：世界IC行业的格局，中国IC行业的痛点，国产化替代的进展，后摩尔时代IC产品的大方向，从资金注入以及市场导入两方面综合考量企业该如何寻找合适的投资机构（图8）？单一化产品或者产品应用市场广泛的企业，是选择独立上市还是寻求并购的机会？这些都是问题！

结 语

本次晶芯在线研讨会得到诸多业内人士的关注，与四位演讲嘉宾自身的专业度以及在行业的影响力息息相关。由于笔者未在一线技术岗任职专业技术欠缺，以上仅挑选演讲中一些相对简单的内容进行报道，至于每道课题的精髓，如张博士对于eWLB的深入剖析与看法，龚博士对于国际最先进键合技术的理解，以及马博士对于华天为降低成本而自主开发各种工艺模块的窍门，我想只有那些多年从事生产管理和研发的技术人员亲临会场，才能获知其中的真正价值！

在此呼吁大家，莫要错过第三期ChipChina晶芯在线研讨会，2月24日，“IC制造光刻机：发展趋势和技术挑战”。