来源：UnitedSiC

物理法则无法击败。电阻必然消耗电能，并产生热量和压降。电容器要消耗时间存储电荷，再花时间释放电荷。电感器要花时间制造电磁场并让其坍塌。我们对此无能为力，因此，自热离子管诞生之日起，电子产品设计师就学会了通过开发巧妙的电路拓扑来解决这些因素。事实表明，物理就是物理，过去对管适用的规则也同样适用于今天的高性能半导体。

米勒认识到，如图1所示将两个三极管串联（如级联型三极管或共源共栅拓扑）可能会降低从输入到输出的总电容。鉴于上管排电压固定，上三极管的阴极电压通过下三极管控制。当开发出带有内部帘栅的四极管后，这种内部电容及其相关效应会降低，从而可以构建可以在数百兆赫下运行的单管放大器。

【图1：原始的联级三极管或共源共栅电路】

米勒效应的回归

【图2：关闭和打开时的MOSFET输入电容相同】

MOSFET栅极开关波形正向部分的平台期（参见图3）代表两个输入电容状态间的转换，因为驱动器突然必须努力工作，从而使开关转换变慢。为了加剧效应，如漏极压降，它会尝试“推动”栅极负压经过CGD，与正的开态电压命令相抗。当驱动MOSFET关闭时，此过程会反过来。CGD会尝试“拉动”栅极正压，这就是为什么鼓励处理MOSFET和IGBT的设计师使用负的关态栅极电压抵消这种效应。这会转而提高驱动栅极所需的功率。

【图3：栅极驱动电压的米勒电容“平台”】

控制栅漏电容器件的栅漏电容CGD会受到半导体器件的体系结构的影响，因此会因横向或纵向构建而异。可以尽量降低CGD以获得低压MOSFET，但是在高压下它可以变成一个问题，尤其是当设计师想要使用碳化硅（SiC）或氮化镓（GaN）等材料构建宽带隙器件时。有些物理规律是无法规避的：这些技术的开关速度仍受其米勒电容的限制，对抗米勒效应的最佳方式是使用共源共栅电路拓扑。

【图4：硅/碳化硅共源共栅】

当MOSFET栅极和源极电压为0V时，漏极电压升高。JFET栅极也为0V，因此当源极电压从MOSFET漏极电压升高到10 V时，JFET会见证栅极和源极之间出现-10 V电压，因此开关关闭。当MOSFET栅极电压为正时，它会打开，因此让JFET的栅极和源极短接，从而打开JFET。这个电路拓扑会创建所需的常关型器件，MOSFET栅极电压为0V。该拓扑还意味着串联的输入输出电容包括CDS，以实现JFET，它的值接近于零，从而降低了米勒效应，以及它对高频增益的影响。

米勒效应的终结