据《电子时报》报道，业内人士透露，三星电子的3nm GAA工艺目前仍面临着漏电等关键技术问题，消息人士称，该工艺在性能和成本方面可能也不如台积电的3nm FinFET工艺。三星可能最早于2022年将其3nm GAA工艺量产，但由于成本高和性能不理想，可能无法吸引到台积电3nm FinFET工艺所获得的客户，后者据称已经获得了苹果和英特尔的订单。

据报道，三星在3纳米工艺中的流片进展是与新思科技合作完成的，旨在加快为GAA架构的生产工艺提供高度优化的参考方法。三星的3nm工艺采用GAA结构，而不是台积电或英特尔采用的FinFET结构。因此，三星采用新思科技的 Fusion Design Platform。

在技术性能方面，基于GAA架构的晶体管可以提供比FinFET更好的静电特性，可以满足一定栅极宽度的要求。这主要表现在相同尺寸的结构下，GAA的沟道控制能力增强，为尺寸的进一步微缩提供了可能。

另外据TechWeb援引国外媒体报道，5nm制程工艺量产已超过1年的台积电，正在全力推进3nm的工艺的量产事宜，他们的3nm工艺计划在今年风险试产，明年下半年正式量产。然而，据知情人士透露，台积电3nm制程工艺的量产时间将推迟，最多推迟4个月。

从外媒的报道来看，三星电子的3nm工艺，也遇到了难题。研究机构预计采用全环绕栅极晶体管（GAA）技术的三星3nm制程工艺，不太可能在2023年之前量产。产业链方面的人士也透露，采用全环绕栅极晶体管（GAA）技术的三星3nm制程工艺，在研发方面仍有挑战，还有关键技术问题尚未解决。

GAA FET有两种结构，一种是使用纳米线（Nanowire）作为电子晶体管鳍片的常见GAAFET，另外一种则是以纳米片（Nanosheet）形式出现的较厚鳍片的多桥通道场效应管MBCFET，这两种方式都可以实现3nm，但取决于具体设计。从GAAFET到MBCFET，可以视为从二维到三维的跃进，能够改进电路控制，降低漏电率。

按照专家观点：GAA晶体管能够提供比FinFET更好的静电特性，可满足某些栅极宽度的需求。这主要体现在同等尺寸结构下，GAA沟道控制能力增强，给尺寸进一步微缩提供了可能；传统FinFET的沟道仅三面被栅极包围，而GAA以纳米线沟道设计为例，沟道的整个外轮廓都被栅极完全包裹住，意味着栅极对沟道的控制性能就更好。

与7nm FinFET制造工艺相比，3nm GAA技术的逻辑面积效率提高了35%以上，功耗降低50%，逻辑面积减少45%。