——创新求变，同“芯”共赢!

作者：MIZYhe    《半导体芯科技-SiSC》

2021年6月9日，世界半导体大会暨南京国际半导体博览会在南京国际博览中心盛开大幕！本次会议邀请到TSMC、SMIC、ASE、华天科技、JCET等半导体制造业的龙头前来助阵，而IC设计是另一大主题，包括新思科技、Cadence、芯华章等EDA软件厂商、以及面向汽车电子（杨杰）、物联网、云运算/大数据（澜起科技）等不同热门应用的IC设计厂商，共300余家。

在上午召开的世界半导体大会开幕式上，来自工业和信息化部电子信息司司长乔跃山、中国电子信息产业发展研究院院长张立、上海交大的毛军发院士、浙江大学微纳电子学院吴汉明院长、AMD高级副总裁及大中华区总裁潘晓明先生等业内知名人士纷纷发表了演讲。

先进封装被认为是超越摩尔定律的一种技术手段。在题为《半导体异质集成电路》的报告中，上海交大毛院士指出，异质集成电路是超越（或成为“绕道”）摩尔定律的途径之一。

与摩尔定律类似，封装集成有一个系统集成定律，即复杂电子系统中集成的芯片数量、元器件数量每18个月或者2年翻一番、功能提高一倍、成本下降一半。何为半导体异质集成电路？1）首先是芯片之间采用不同工艺节点，2）芯片的载体材料有差异，或为化合物半导体或为硅基的，3）芯片种类、结构及用途不一，如光电器件或芯片、无源元件或天线等；最后将如此迥异的元件或芯片通过异质键合或外延生长等方式集成而实现的。在高密度异质结构中，往往会融入系统设计概念，利用先进的技术如chiplet得以实现。采取这种封装方式的优势是非常明显的，高性能复杂的系统的设计灵活性大、可靠性高、研发周期短，节省空间，且重资产投入较小；避开了摩尔定律成本节节攀升的老路。因此在一些特殊的应用中，如毫米波系统（包括数字电路、模拟电路、射频微波电路等），它们对于异质集成的要求更加迫切。

关于异质集成，毛院士认为它是极富科学创新意义的。1）首先从国外政策角度看，美国于2018年先后推出的启动联合大学微电子计划（JUMP）和耗费数十亿美元的启动电子复兴计划，其重点就是异质集成；此外，还有DRAPA发起的SMART项目，亦是借助3D异质集成技术验证了一种超低剖面mmWave有源相控阵列的系统集成架构。2）国际研究进展主要朝着四个方向（图1），我国高校与研究所分别就设计与工艺开展初步研究，如中电55所（方向：外延转移、晶圆键合）以及13所（方向：chiplet、3DIC）。3）从国际玩家的参与度来看，英特尔、三星尤其是TSMC于十年间做了很多有意义的尝试并受益颇丰——比如利用最先进的3Dfabric制造三维堆叠芯片。

图1. 异质集成工艺的国际研究进展。来源：《半导体异质集成电路》

然而，系统集成也带来了三大挑战，包括多物理调控、多性能协同（信号、电源完整性，热、力）、多材质融合（半导体硅、化合物半导体、金属、玻璃等）。这三大挑战会引发4个关键科技问题：1）解决半导体异质集成电路跨尺度多物理耦合；2）多性能、多功能协同机制，如电、应力、热三种特征往往是相互矛盾的，功能也需协同；3）可测性略低，原因是3D高密度封装的探测点少、频率的耦合效应严重；4）不同的材料晶格和膨胀系数存在差异，须建立异质界面动力学，认识扩散、成核、粘合机理，通过界面调控融合，实现高可靠异质集成。毛院长解释说，“异质集成受制于电、热、应力多物理特性，我们要认识它们之间的内在关系，从而实现半导体工艺量化设计与控制；目前的工艺主要是一些定性分析和量化，我们希望能够从定性走向定量。”

站在AMD芯片设计的角度，潘总认为在过去十年，针对处理器其设计优化、平台优化以及制程技术分别以40%、20%、40%的占比组合成功实现了每2.5年提升两倍性能，而持续在SoC设计的投入、以及开发关键的异构计算是AMD在持续发展的行业中保持高性能计算领导力的关键。

浙大微纳电子学院吴院长针对后摩尔时代芯片技术发展做了概括，在题为《后摩尔时代的芯片挑战和机遇》的报告中，吴院长援引许居衍和黄安君两位老师的观点，认为摩尔定律的瓶颈在于功耗和速度比例严重失调，即频率的三次方就是功耗（p∝f3）；而采取FinFET延续摩尔定律的路子也将捉襟见肘了——这就是 “硅-冯”范式即冯-诺依曼架构、以及类硅模式；再有代表着3D封装新兴架构方向的“类脑模式”具有一定的产业背景，已得到Foundry、ODM还是OSAT半导体高端玩家的充分重视与投入；最前沿的 “新兴范式”如自旋电子的方向以及量子计算，代表着未来基础研究方向。吴院长表示，“树立产业技术导向的科技文化”，尤其是集成电路产业。

从技术层面，芯片制造本身一直面临着三大挑战：1）以光刻机为代表的精密图形化工艺，这种用193nm波长的曝光工艺实现几十纳米图形的特殊技术被称之为基础挑战；2）芯片性能的提升取决于新材料的引入，目前半导体引入64种材料，高k材料以及应变材料的使用让32nm工艺芯片有了70%的性能提升；3）最后的考核手段还要落实到良率的提升；来自兴业证券的市调数据表明，10nm节点以下的先进产能占17%，而83%产能仍由成熟制程提供，因此成熟制程代表着高良率。

高性能计算、移动计算和自主感知三大新兴应用将推动着芯片技术的发展，先进工艺发展到现在步步维艰，因此业界尤其是IC设计公司将关注重点投向系统性能，3D集成便是实现PPAC四个目标的技术之一（图3）。举个例子，新创公司芯盟科技采用40nm工艺的异构单芯片集成技术（HITOC）的芯片，其性能媲美基于16nm工艺的传统架构。吴院长认为这代表着后摩尔时代的一个技术延伸与发展的未来方向。

图3. 后摩尔时代的芯片技术优势。来源：《后摩尔时代的芯片挑战和机遇》

在浙大最近正在建设的12寸成套工艺研发平台上，吴院长希望该平能实现设计和制造创新一体化，让制造和设计不出现太大脱节，同时针对后摩尔时代的市场碎片化（小批量、多样化）特性，希望该实验平台产生更多创新与验证的机会。

。。。。。。

注：由于时间关系，后续报道内容包括：

1）日月光集团副总郭桂冠先生，演讲主题是《异质整合在AI时代的应用和技术发展》；

2）长电科技JECT董事兼CEO郑力先生，演讲主题是《后摩尔时代先进集成异构技术》；