来源：快科技、IT之家、EETime

据外媒报道，在日本东京举办的 ITF （IMEC Technology Forum,. ITF） 网上论坛上，与ASML合作研发光刻机的比利时IMEC正式公布了3nm及以下工艺的在微缩层面的相关技术细节。

IMEC公司首席执行官兼总裁Luc Van den hove首先发表了主题演讲，他强调通过与ASML公司紧密合作，将下一代高分辨率EUV光刻技术——高NA EUV光刻技术商业化。IMEC公司强调，将继续把工艺规模缩小到1nm及以下。

ASML对于3nm、2nm、1.5nm、1nm甚至是1nm以下逻辑器件工艺都做了清楚的发展规划，ASML基本上已经能开发1nm工艺的光刻设备了。

▲IMEC的逻辑器件小型化路线图

上行技术节点名称下标注的PP为多晶硅互连线的节距（nm），MP为精细金属的布线节距（nm）。需要注意的是，过去的技术节点指的是最小加工尺寸或栅极长度，现在只是“标签”，并不指某一位置的物理长度。上述结构和材料，如BPR、CFET和使用二维材料的通道等，已经单独发表。

EUV的高NA对进一步小型化至关重要

根据台积电和三星电子介绍，从 7nm工艺技术开始，部分工艺技术已经推出了NA=0.33的EUV光刻设备，5 纳米工艺技术也达成了频率的提升，但对于2nm以后的超精细工艺技术，则还是需要能够达成更高的辨识率和更高 NA（NA=0.55） 的光刻设备。

▲当前EUV光刻系统（NA=0.33）正 与下一代高NA EUV光刻系统（NA=0.55）背 的尺寸比较。

据IMEC介绍，ASML已经完成了作为NXE:5000系列的高NA EUV光刻系统的基本设计，但商业化计划在2022年左右。这套下一代系统将因其巨大的光学系统而变得非常高大，很有可能顶在传统洁净室的天花板下。

ASML目前在售的两款极紫外光刻机分别是TWINSCAN NXE:3400B和TWINSCAN NXE:3400C，3600D计划明年年中出货，生产效率将提升18%。

ASML过去一直与IMEC紧密合作开发光刻技术，但为了开发使用高NA EUV光刻工具的光刻工艺，在IMEC的园区里成立了新的“IMEC-ASML高NA EUV实验室”，以促进共同开发和开发使用高NA EUV光刻工具的光刻工艺。该公司还计划与材料供应商合作开发掩模和抗蚀剂。

▲强调PPAC-E，在传统PPAC的基础上增加了E（环境）的工艺小型化。

Van den hove最后表示：“逻辑器件工艺小型化的目的是降低功耗、提高性能、减少面积、降低成本，也就是通常所说的PPAC。除了这四个目标外，随着小型化向3nm、2nm、1.5nm，甚至超越1nm，达到亚1nm，我们将努力实现环境友好、适合可持续发展社会的微处理器。”他表示，将继续致力于工艺小型化，表现出了极大的热情。