来源：拓墣产业研究院

台积电从原来的晶圆制造代工角色，逐步跨界至封测代工领域（InFO、CoWoS及SoIC等封装技术），试图完整实体半导体的制作流程。

根据不同产品类别，台积电的封测技术发展也将随之进行调整，如同HPC（High Performance Computer）高效能运算电脑将以InFO-oS进行封装，服务器及存储器部分选用InFO-MS为主要封装技术，而5G通讯封装方面即由InFO-AiP技术为主流。

透过上述不同封装能力，台积电除本身高品质的晶圆制造代工能力外，更藉由多元的后段制程技术，满足不同客户的产品应用需求。

台积电积极发展封测技术如InFO-AiP，有效缩减元件体积并强化产品功能

面对AI、5G通讯时代逐步来临，台积电作为晶圆制造的龙头大厂，除了钻研更精密的线宽微缩技术外（由现行7纳米制程，逐步演进至5纳米，甚至3纳米制程条件），封测代工领域也是另一项发展重点指标。透过前述相关封测技术（如InFO-oS、InFO-MS及InFO-AiP等）的开发，台积电试图整合元件制造与封装能力，藉此提供客户较完整的实体半导体之制作流程及服务，以满足各类高端产品轻、薄、短、小的使用目标。

值得一提，台积电在5G通讯领域中主打的InFO-AiP（Integrated Fan-out Antenna in Package）封装技术，于后续即将开展的毫米波（mm-Wave）通讯时程，也将扮演极重要角色。如同前述，结合台积电本身先进半导体制造能力，使线宽精细度得以提高外，再搭配自身研发的独门封装技术InFO-AiP，将驱使整体元件体积有效缩减10%，并且强化天线讯号增益四成成效。

▲台积电之InFO-AiP结构示意图（Source：拓墣产业研究院整理，2020.2）

不同于封测代工厂商，台积电发展策略仍以晶圆制造为主、封测代工为辅

考量台积电对5G毫米波AiP封装技术之积极抢市态度，对现行封测代工厂（如日月光、Amkor、江苏长电及矽品等）而言，发展策略已产生不小的竞争压力。假若设想于技术研发为企业发展及策略重点时，则台积电于封装策略的开发进程，将有别于其他封测代工厂商的政策目标。

由于台积电的主力强项为高精密晶圆制造代工，将能提供客户复杂且整合度较高的半导体制造服务，藉此因应如AI及通讯元件等高阶产品的市场需求；然而只专精于半导体晶圆制造代工，对龙头厂商的发展性而言似乎略显不足。依现行发展脉络，台积电除了高端晶圆制造外，更进一步搭配自身开发的封装技术，以延续元件制造中线宽微缩的目标趋势，使封装中的重分布层（RDL）金属线路，能透过较精细的制作方式，进行后段的堆叠程序，最终达到有效降低元件体积，并提高产品的功能性。

台积电对半导体的发展策略，仍以晶圆制造为主、封测代工为辅，目前将重心摆在自身高端晶圆制造代工能力，搭配相关先进封测技术开发，期望完整实体半导体的制作流程。

------

台积电（TSMC）凭借第二代集成扇出型封装（inFO）大规模制造（HVM），以及为苹果公司（Apple）iPhone应用处理器引擎（APE）成功验证了第三代inFO，进一步拓展并稳固了其在“高密度扇出”（HD FO）市场的领先地位。台积电认识到在此轮数字大趋势驱动的新时代，行业技术和应用正在经历前所未有的变化。因此，需要振奋人心的技术发展来满足这些新需求。

台积电已开始为高性能计算（HPC）验证着手inFO-oS（on substrate）的风险生产。此外，台积电还正在开发毫米波（mmWave）应用（5G等）的inFO-AiP（antennain package），以及用于数据服务器应用（云）的inFO-MS（memory-on-substrate）。台积电还在打造一个名为超高密度扇出型（UDH FO）的新细分市场，具有非常激进的亚微米L/S路线图和> 1500的I/O。

在最高端芯片产品上，台积电提供的跟先进制程搭配的集成型扇出和其他先进封装技术的一条龙服务的模式具有领先优势，大陆封测三大巨头暂时仍不具备承接能力。