来源：EETOP

在1月22日于加州圣何塞举行的下一次FPGA平台活动上，英特尔PSG CTO的Jose Alvarez概述了异构集成的三个层次。这是一个简单的分类。首先，在芯片级(设备级)存在异构集成。其次，在系统级别存在异构集成。第三，软件层面的异质性。所有三个层次的异质性导致了系统的可重构性。 

第一层  芯片异构

芯片级别的异构性是设备包内部的异构集成，与芯片概念密切相关。我们正在建造更复杂的系统，更大的系统，用大的，单片半导体建造更大的系统是很困难的。大模的产量不如小模或小片的好。用更小的部件来建造这些系统更实用，更经济。从系统的角度来看，我们可以使用晶片来做出更好的半导体设计决策，因为我们不必重新设计从一个半导体工艺节点到下一个的每个晶片。有些函数在其现有形式下工作得非常好。当新的技术节点上线时，没有理由重新设计这些功能。 

异构集成已经在生产中。这是一项非常重要的技术，英特尔致力于基于芯片的设计策略。例如，Intel^®layx^®10 FPGAs和Intel^®Agilex™FPGAs是基于异构集成的，这些设备目前正在生产中。事实上，Intel的statix 10 FPGAs已经批量生产很多年了。

基于芯片的集成电路设计和制造允许英特尔构建具有硅证明功能的系统，包括高速串行收发器、内存接口、以太网和PCIe端口等。基于芯片的设计还允许Intel针对不同的工作负载开发目标体系结构，并使其更快地推向市场。 

基于这些原因，英特尔正积极鼓励开发基于chiplets的行业生态系统。我们有好几种方法。例如: 

• 英特尔公司开发了嵌入式多芯片互连桥(EMIB)技术，这是一种嵌入式多芯片互连桥，用于将芯片与标准化的互连连接起来。
• 英特尔开发了高级接口总线(AIB)，这是一个物理层，英特尔发布了一个开源，免版税，高性能芯片互连。
• 英特尔最近加入了芯片(接口、处理器和系统的通用硬件)联盟，这是一个致力于鼓励基于芯片的开发的协作性行业组织。

无巧不成书的是，英特尔的创始人之一戈登·摩尔(Gordon Moore)在1965年发表了一篇题为《在集成电路中填入更多元件》的论文。“那是一篇很短的论文;只有四页，包括图片，它变得非常出名。这篇著名论文的第二页有一段后来被称为摩尔定律的陈述: 

“最低零部件成本的复杂性以每年大约两倍的速度增加。当然，在短期内，这一比率即使不会上升，也会持续下去。从长期来看，增长率的不确定性更大一些，尽管没有理由相信它至少在10年内不会保持接近不变。” 

摩尔的声明预测了半导体技术的指数增长，这种增长现在已经持续了50多年，而不是10年!Moore论文的第三页继续提到，也许，使用集成到单个包中的较小组件来构建更大的系统会更好: 

“事实可能会证明，用较小的功能构建大型系统更经济，这些功能是分开封装和相互连接的。”大型功能的可用性，再加上功能设计和构造，应使大型系统制造商能够迅速和经济地设计和构造各种各样的设备。” 

早在1965年，戈登·摩尔就知道芯片级别的异构集成将是一种前进的方式。这就是英特尔今天所做的:使用先进的封装技术，将公司的所有技术集成到一个集成电路中。 

第二个层次 系统异构

第二个异构集成级别是在系统级。我们生活在一个以数据为中心的世界。到处都是数据。英特尔在系统层面进行了大量创新，以应对海量数据。需要对这些数据做很多事情:移动它、存储它、处理它。与这些任务相关的工作负载需要许多解决方案，Intel开发并制造了大量的设备来执行这些任务——CPU、GPU、ASIC、FPGA——我们使用它们来构建异构系统。 

这些不同的工作负载需要不同的处理架构。标量工作负载在cpu上运行良好。向量工作负载在gpu上运行良好。包括人工智能和机器学习在内的矩阵工作负载通常在特定于工作负载的ASIC上运行得最好。最后，最好在FPGA上运行空间工作负载。因此，让所有这些异构体系结构都可用来为数据中心中的特定工作负载提供正确的体系结构非常重要。将CPU、GPU、FPGA和专门的加速器结合在一起，可以让Intel和它的客户聪明而高效地解决问题。 

第三个层次 软件同质化 

第三种异构集成是在软件级别。这个很难。英特尔的方法被称为oneAPI计划，这是一个跨行业的、开放的、基于标准的统一编程模型，它解决了我们今天构建软件的基本方式，类似于烹饪。在厨房里，你不会问厨师他们是否有一种特定的“制作”食物的方法。他们有许许多多使用工具的方法，选择食材，准备食物，创造出无限丰富的食物。 

类似地，我认为我们将来会继续使用大量的编程和描述语言。开发人员看重的是一个单一的、统一的开发环境。这正是英特尔通过oneAPI计划所追求的。这是视觉。这种设想解决了前面提到的四种工作负载类型:标量、向量、矩阵和空间。oneAPI计划提供了一个抽象级别，因此，原则上，软件开发人员可以在一个层中开发代码，然后将该代码部署到上面提到的许多处理体系结构中。 

今天，这只是一个开始。英特尔几周前刚刚宣布了开源oneAPI项目，同时发布了测试版产品Intel^®oneAPI工具包。我们期待英特尔oneAPI工具包的开发将是一个漫长的过程，我们绝对理解我们正在进行的旅程。 

今天，我们有数据并行c++和用于Intel oneAPI工具包的库。数据并行c++集成了来自Khronos组的SYCL，支持数据并行和异构编程。Data Parallel c++允许开发人员基于熟悉的c++结构，使用“单源代码”风格为异构处理器编写代码。 

三种异构共存 

在英特尔，我们知道这三个层次的异构性对整个行业非常重要。这就是为什么我们在芯片级别关注高级封装技术，在系统级别关注多个处理架构，在软件级别关注oneAPI和Intel oneAPI统一编程环境以及数据并行c++编程语言。英特尔认为，在新兴市场——例如机器学习、人工智能和5G——需要在快速变化的接口和工作负载方面具有灵活性的地方，半导体是一个连续体。FPGA在这些市场的早期阶段发挥了作用，因为它们具有极大的灵活性。 

随着这些市场的增长，为这些市场开发系统的公司通常会开发定制的asic。英特尔通过Intel®eASIC®结构化asic和全定制asic服务于这些市场，提供更低的功耗和更好的性能。随着市场的成熟和生产量的增长，Intel的开发流程允许从FPGA到与pin兼容的Intel eASIC设备的平稳发展，并最终进入ASIC。 

Intel eASIC设备在数据中心也能很好地工作，因为有特定工作负载的多个应用程序需要加速。利用FPGA实现的加速器设计可以成为基于Intel eASIC技术的芯片。与FPGA相比，该芯片速度更快，功耗更低，并且可以使用AIB或其他互连方法与其他设备集成到一个包中。 

可编程解决方案组副总裁兼FPGA生态系统开发和运营总经理Lakecia Gunter说，所有这些都为FPGA扩展奠定了更广阔的基础。 

“数据中心的FPGA加速的未来不仅仅是FPGA硬件供应商或云服务提供商的故事，而是一个生态系统的故事，”她说。 

在Gunter看来，“生态系统对于数据中心FPGA的增长和采用至关重要。英特尔着手建立一个多样化的生态系统，包括商业伙伴、开发者、研究和学术界，以及大大小小的ISV，以加速创新。该网络允许合作伙伴在FPGA上优化他们的软件，同时与英特尔的专家和关键渠道合作伙伴合作，在市场上大规模交付解决方案。向渠道合作伙伴、研究机构和学术界，以及英特尔自己的专家学习。” 

作为这一过程的下一步，我们启动了FPGA合作伙伴计划，使我们的合作伙伴社区能够利用英特尔提供的所有资源——技术培训、产品开发、联合营销、联合GTM和销售，以及其他奖励和奖励。此外，oneAPI和现有的FPGA开发人员云将使我们能够在FPGA上创建一个广泛的开发人员生态系统。对于像Intel这样的FPGA供应商来说，开发人员和通道合作伙伴是至关重要的，因为他们能够将突破性的解决方案引入到现代数据中心的基础设施中。"